FPGA设计多速率UART的verilog程序