过去蛋疼的手动一个个分配FPGA的引脚,最近才发现自己是多么的可笑!!!Altium Desiger必然能输出引脚分配的网表啊,那岂不是只要导出顶层FPGA电路的Netlist,就可以得到FPGA IO的引脚分配????