基于FPGA的异步LVDS过采样的研究和实现

在跨时钟域传递数据的系统中，常采用异步FIFO（First In First Out，先进先出队列）口来缓冲传输的数据，以克服亚稳态产生的错误，保证数据的正确传输。但由于常规异步FIFO模块中的RAM

用FPGA实现异步串口与同步串口的转换，李文亮，姚冬苹，TI公司的TMS320C64xx系列DSP芯片的McBSP同步串口不具备与UART异步串口直接通信的能力，为了解决这个问题，扩展DSP芯片的使用

针对高密度接口设计中基于字节处理和整包处理的转换问题,本文提出了分片轮询调度和改进式欠账轮询调度相结合的调度策略,该策略在很大程度上保证了公平性和稳定性。仿真结果显示,该设计完全符合要求。

分频器是数字系统设计中的基本电路,根据不同设计的需要,我们会遇到偶数分频、奇数分频、半整数分频等,有时要求等占空比,有时要求非等占空比。在同一个设计中有时要求多种形式的分频。通常由计数器或计数器的级联

基于FPGA的fft实现，有很多的实例文章，可以按照上面的步骤来实现哟

1、用QuartusII13.0设计一个基本功能数字钟2、实现基本功能包括：（1）时、分、秒用数码管显示；小时用同步12/24进制；分秒计数器用同步60进制；（2）设置按键功能执行手动校时、校分、校秒

odule GPS ( //////////////////// Clock Input //////////////////// CLOCK_24, // 24 MHz CLOCK_27, // 2

给力就来下,视频课程配套代码。属于FPGA课程的小实验或者是小论文的代码。

Verilog写的 用到IP核，licesen网上很简单就能找到，大家可以搜一下就行

在二进制离散无记忆信道中极化码可以达到其信道极限容量,并且实现的复杂度较低,这在通信领域无疑是一个重大突破,因此在FPGA中实现极化码的译码有着非常重要的研究意义。首先介绍了SC(Successive