序列相关同步检测电路,EDA结课题目,学号尾数为0,3,6,9的才做。 任务:在一个串行输入码流中滑动检测是否存在同步序列。 端口说明:clk为时钟信号,1bit宽度输入信号;reset为复位信号,1bit宽度输入信号;sync为同步输出信号,1bit宽度;data为采样输入信号,8bits宽度,2进制补码数。 文件说明:包含vhd实现文件和testbench文件以及说明文档、题目要求。