问题:当多个数码管串联时,不论是多少个,为什么处在末端的几个模块都有可能出现乱码?