同步十进制加法计数器(D).ms7

1.实验目的:(1)学习同步十进制计数器的原理和设计方法,理解它与二进制计数器的区别(2)掌握灵活运用VerilogHDL语言进行各种描述与建模的技巧和方法2.实验要求:(1)使用合适的方法来编程实现

CD4518同步加法计数器(中文资料)pdf

proteus7.8实现的模为12的同步计数器，可以同时实现顺序和逆序两种功能。

用两种思路实现了异步八进制加法计数器的功能. 第一种思路用观察时序图的方式求出时钟方程, 再根据时钟取值修改状态表, 之后再求出状态激励方程(D触发器). 第二种思路师从课本, 虽然最终能实现功能,

基于74ls161的100进制计数器及基于NE555的多谐振荡电路（脉冲信号发生器），MultiSim 14仿真，99->0时会有暂态9A出现，但不影响结果

24和60进制计数器.ms14

EDA可编程逻辑计数器设计程序

win7平台下实现的mfc简易加法计数器，利用c语言，涉及界面制作。

设计6位十进制计数显示器电路，要认真并准确地理解有关要求，独立完成系统设计，要求所设计的电路具有以下功能：（1）能够实现0-999999的计数并显示；（2）具备计数数据的锁存功能；（3）采用数码管显示

课程设计：六十进制计数器的设计 实验目的 1．进一步掌握VHDL语言中元件例化语句的使用 2．通过本实验，巩固利用VHDL语言进行EDA设计的流程