用Verilog HDL编写的FIFO源代码
//Input ports All ports with a suffix "N" are low-asserted. //Clk¡a Clock signal //RstN¡a Reset signal //Data_In¡a 32-bit data into the FIFO //FInN¡a Write into FIFO signal //FClrN¡a Clear signal to FIFO //FOutN¡a Read from FIFO signal ///******************************************************
推荐下载
-
同步FIFO的Verilog设计
这是我自己写的一个同步FIFO的Verilog程序,通过了仿真验证。
32 2019-05-19 -
fifo的verilog底层调用
介绍了利用altera原语进行fifo调用而非ipwizard的方法
19 2019-05-15 -
Verilog实现的异步FIFO
Verilog实现的异步FIFO,不调用IP核,两级寄存器实现读写指针的同步,地址采用格雷码形式防止亚稳态
22 2019-04-07 -
Verilog实现的FIFO模型
使用verilog实现了FIFO的基本功能,通过仿真测试
18 2020-08-08 -
同步FIFO的verilog源码
一个同步FIFO代码,按模块划分好了,分成了5个模块,实现空满标志的判断。
26 2018-12-29 -
异步fifo的verilog实现
该资源是实现了的通过异步fifo进行跨时钟域传输的vivado工程,在不同的时钟域进行fifo数据读写,并用读写地址的格雷码判断fifo空满产生空满标志。工程代码基于vivado2017.4,并在mo
22 2020-08-16 -
异步多时钟FIFO测试verilog代码
对应于异步多时钟FIFO的testbench文件。
51 2019-07-14 -
ALTERA FIFO IP核使用verilog代码
FIFO,在FPGA中是一种非常基本,使用非常广泛的模块。FPGA高手可能觉得不值一提,但对于像我这样的新手,有时却是个大问题,弄了一个多月,总算有所进展,希望把自己的一些总结写下来,一方面希望对其他
48 2019-04-07 -
原创异步fifo verilog代码调试通过
[原创] 异步fifo verilog代码调试通过
8 2021-04-20 -
用JAVA编写的拼图源代码
一个好看,使用的小拼图软件,绝对能够运行,是用JAVA 语言拼写的。
38 2019-01-21
用户评论