正交信号发生器.zip
verilog代码,用于FPGA上产生正交正弦信号,没有用到IP核,可方便移植,代码可以直接拿来使用,只需自己建立一个工程放置。
用户评论