基于CPLD的位同步时钟提取电路设计
用户评论
推荐下载
-
一种基于计算机总线的CPLD加密电路设计
计算机硬件技术在不断进步,例如CPU的运行速度由初期的2"16MHz,到如今的1GHz以上,内存由原来的1Mbit到现在的256"512Mbit,这些都给软件运行提
11 2020-10-28 -
基于DSP与CPLD的励磁系统晶闸管整流触发电路设计
基于DSP与CPLD的励磁系统晶闸管整流触发电路设计,孙元辛,,介绍了在同步电动机励磁系统中,以TMS320LF2407DSP芯片和可编程逻辑器件XC95108-PC84为基础,结合外围器件构成的晶闸
6 2020-05-29 -
Altera杯CPLD电路设计竞赛基于SOPC的倒计时牌
本作品以Alter公司的CPLD——EPM1270为开发平台,通过扩展必要的外围显示电路,从而完成了基于SOPC的倒计时牌的设计。该倒计时牌的倒计时时间可在1秒到1000天之间任意设定。除倒计时的功能
21 2019-10-12 -
集成电路中的CPLD单稳态电子电路设计详解
随着电子技术特别是数字集成电路技术的迅猛发展,市面上出现了FPGA、CPLD等大规模数字集成电路,并且其工作速度和产品质量不断提高。利用大规模数字集成电路实现常规的单稳态集成电路所实现的功能,容易满足
8 2020-10-27 -
基于FPGA的高同步时钟系统设计
摘要: 介绍了精密时钟同步协议(PTP)的原理。本文精简了该协议,设计并实现了一种低成本、高精度的时钟同步系统方案。该方案中,本地时钟单元、时钟协议模块、发送缓冲、接收缓冲以及系统打时标等功能都在FP
9 2021-02-25 -
基于ARM WinCE平台的时钟同步设计
时钟同步是分布式系统的核心技术之一,为实现基于ARM—WinCE嵌入式系统平台的测试仪器组建分布式测试系统,在介绍IEEE1588精确时钟协议基本原理的基础上,提出了使用具有IEEE1588协议硬件支
9 2020-10-27 -
基于FPGA的时钟频率同步设计
基于时钟频率调整的时间同步方法,实现简单,而且没有复杂的软件同步协议,占用较小的网络带宽就可以实现高精度的时钟同步,在硬件上只需要低成本的FPGA支持。
25 2020-08-31 -
基于51单片机的时钟电路设计源代码及电路图
基于51单片机的时钟电路设计源代码及电路图,希望对大家有帮助
17 2020-04-27 -
电源技术中的基于CPLD节省电池能量的系统断电电路设计
现在大多数的CPLD(复杂可编程逻辑器件)都采用可减少功耗的工作模式,但当系统未使用时,应完全切断电源以保存电池能量,从而实现很多设计者的终极节能目标。图1描述了如何在一片CPLD 上增加几只分立元件
13 2020-10-28 -
EDA PLD中的基于CPLD的光伏逆变器锁相及保护电路设计
0 引言 在光伏并网系统的逆变器电路中,对电网电压的锁相是一项关键技术。由于电力系统在工作时会产生较大的电磁干扰,因此,其简单的锁相方法很容易受到干扰而失锁,从而导致系统无法正常运行。在这种情况下
9 2020-11-10
暂无评论