时钟处理不当很容易引起不必要的时序问题,本文通过一个简单的例子来展示FPGA内部出现极端时钟歪斜导致的时序问题,以及解决方法。