用verilog的for循环实现了0-99999之间数据的BCD译码，方便FPGA中AD采集和串口通讯间等数据传输，一个时钟大概就可以实现一次译码。已经在8路16位的AD采集的FPGA程序中测试运行，
自己在工作中写的，希望对有用人的下载工作,原创
EEPROM为AT24C64,详情请参考我写的IIC的教学文章。
本例是用verilog写的家用空调温度控制，包括cpu，译码器，锁存器，键盘。
CFIFLASH通用接口的读写控制，基于verilog代码实现，验证通过
这是一个被除数和除数参数化可调的verilog些的除法器
使用FPGA实现的sata控制器，sataIP内核适合初学者学习
基于FPGA的音乐实现。在FPGA开发板上播放音乐。通过不同的分频来实现不同乐曲的播放。值得收藏！！！
本文所述的串口指异步串行通信，异步串行是指UART（UniversalAsynchronousReceiver/Transmitter），通用异步接收/发送。UART是一个并行输入成为串行输出的芯片，
FPGA 电子琴 Verilog代码 资源：单按键，蜂鸣器 按一下 音调会改变一次 1 2 3 4 5 6 7循环
用户评论