DDS(FPGA工程+Modelsin仿真)

关于直接数字频率合成的设计以及仿真直接数字频率合成技术(DirectDigitalSynthesize，DDS)是继直接频率合成技术和锁相式频率合成技术之后的第三代频率合成技术。它采用全数字技术，并从

基于fpga的点阵程序 行扫描后进行列扫描 循环

时序（综合后）仿真时序仿真将时延考虑进去，包括综合后产生的（与、或、非）门时延，还有布局布线产生的时延。综合（Synthesize），就是将HDL语言设计输入翻译成由与、或、非门和RAM、触发器等

本课题任务是用CPLD设计一个直接频率合成器，本文首先对 DDS 的原理进行了详细讨论，然后结合复杂可编程逻辑器件（CPLD），设计实现了基于 CPLD 为平台的 DDS。随后介绍了利用CPLD实现直

完整的DDS工程文件，平台是Quartus13.0，包含modelsim仿真文件，文档里含有代码，适合初学DDS用户使用

双路，幅值相位频率占空比可调 -------------------------------------------

基于FPGA的DDS波形发生器，经编译通过。

函数信号发生器是各种测试和实验过程中不可缺少的工具，在通信、测量、雷达、控制、教学等领域应用十分广泛。随着我国经济和科技的发展，对相应的测试仪器和测试手段也提出了更高的要求，信号发生器己成为测试仪器中

FPGA-based DDS sinusoidal carrier generator

FPGA implementation of direct digital frequency synthesis (DDS)