利用verilog开发的数字锁相环。主要用于学习理解PLL,适用于初学者
在逆变器的并网控制中,通过EPLL锁相环可提高对并网点电压相位信息的准确度,相对于传统的数字锁相和PLL所获取的相位角更加稳定准确不受谐波干扰
使用语言Verilog,用QuartusII实现数字锁相环电路!
基于锁相环的载波提取技术。采用科斯塔斯锁相环得到信号的载波
基于软件锁相环测频方法研究是一种测频算法。本文作者是刘东华赵彬
目录:基础理论环路的性能电路实解锁相环在手机中的应用更多锁相环知识请访问 http://www.elecfans.com/zhuanti/PLL.html
使用锁相环进行转速的估计,并且对常见的三种转速估计方法进行了详细的介绍。
本节介绍基本的PLL(锁相环)操作,并介绍将在本书中使用的术语。 PLL以稳定的晶体参考频率XTAL开始,通过R计数器将其分频为较低的频率。 该分频被称为比较频率(Fcomp),并且是相位检测器的输入
锁相环PLL仿真几个程序-PhaseLockedLoop.zip最近在从事锁相环的工作,在mathworks网站上找到几个比较好的例子,发现网上比较少这方面的资料,所以拿出来与大家分享!希望对大家
这是一个对MC9S12Xs128_锁相环PLL的简介,对做智能车,参加飞思卡尔比赛的童鞋们有帮助
