AD834乘法器.zip
AD834的引脚排列如图1所示。它有三个差分信号端口:电压输入端口X=X1-X2和Y=Y1-Y2,电流输出端口W=W1-W2;W1、W2的静态电流均为8.5mA。 在芯片内部,输入电压先转换为差分电流(V-I转换电阻约为280Ω),目的是降低噪声和漂移;然而,输入电压较低时将导致V-I转换线性度变差,为此芯片内含失真校正电路,以改善小信号V-I转换时的线性特性。电流放大器用于对乘法运算电路输出的电流进行放大,然后以差分电流形式输出。
用户评论
推荐下载
-
4位乘法器的设计
4位二进制乘法器电路
35 2019-07-29 -
erilog语言编写的乘法器
Multiplier written in erilog language
12 2019-06-25 -
Wallace树乘法器verilog代码
在乘法器的设计中采用树形乘法器,可以减少关键路径和所需的加法器单元数目,Wallace树乘法器就是其中的一种。下面以一个4*4位乘法器为例介绍Wallace树乘法器及其VerilogHDL实现。
92 2019-07-07 -
16位乘法器的编写
4*416位无符号位的乘法器,编写逻辑是按照算数运算来执行的分为4行分别计算,然后移位相加,得出结果
22 2019-07-07 -
FPGA实现16位乘法器
Verilog实现的16为乘法器,并用仿真代码。
37 2019-06-05 -
verilog的布斯乘法器
verilog的布斯乘法器daimaentitybooth16isport(rst:instd_logic;--activehigh;toresetthesystemclk:instd_logic;g
51 2019-06-05 -
vhdl16位乘法器
使用硬件编程语言设计了一个16位加法器并用matlab模拟输入和输出并对这次课程设计进行了总结Matrixcalculationisoneofthefundamentalmathematiccalcu
34 2019-07-09 -
Verilog16位乘法器
通过移位相加的方法,实现两个16位二进制数据的相乘。经过测试,能够得到正确的结果。
59 2019-07-08 -
2进制4位乘法器
2进制4位乘法器源代码编码简单易懂libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;
17 2019-07-12 -
VHDL4_16乘法器
VHDL4-16乘法器,用VHDL语言编写
30 2019-05-03
暂无评论