采用高速AD的存储示波器设计基于FPGA平台
本文介绍一款基于Verilog语言的FPGA数字跑表,能够支持一小时的正数倒数计时功能,并且具有蜂鸣器秒响和暂停开始功能。该设计可以用于工业生产、赛车比赛等场合,具有较强的实用性和可靠性。
高速数字设计经典教程,讲解高速数字设计的方法和原理,适合fpga工程师
FPGA数字跑表设计,内附项目设计分析报告+Verilog HDL代码+仿真结果,可直接烧写于FPGA中,适用于FPGA的初学者使用!
提出了一种正交解码/计数器的电路设计,用AlteraFLEX10KAFPGA实现。电路由数字滤波器、正交解码器和加/减计数器组成。数字滤波器的设计基于数据通道有限状态机模型。电路仿真和实验测试的结果验
这个压缩包是一个基于FPGA的数字示波器的实现。数字示波器是一种用于测量和显示电子信号的设备,而基于FPGA的示波器具有高效、可编程和灵活性的优势。通过使用这个压缩包,你可以探索数字示波器的原理和功能
引言波形刷新率是评判数字示波器性能优劣的重要指标之一,它直接体现了示波器抓取波形细节的能力,刷新率越高意味着捕获异常的能力越强。目前国内示波器的波形刷新率在200000wfms/s左右,而高于2000
基于FPGA的示波器开发,包括源代码及设计思路。只不过文件是。txt格式。
这是我的一个同学的的数字电路课程设计,里面含有比较详细的功能原理,系统电路图,A/D转换图,供大家参考。
设计一个自动售电话卡机,机器有一个投币孔,每次只能投入一张纸币,但可以连续投入数张纸币。机器能自动识别纸币金额。1.能接受的纸币面值最大为100元,最小为10元,以4个按键代表4种面额的纸币(100元