用于FPGA的Verilog 时钟

fpga的LCD12864verilog语言

1将86-94行的数据赋值方式均改为阻塞赋值 // 2将161直方图重新映射时应该乘255,原来为(x/N)*256 → (x/N)*255,详细操作见修改后的代码 // 3将38行 im_index

基于Verilog语言的实用FPGA设计[(美)K.科夫曼_科学出版社_2004]

本设计是基于vivado的am调制,指标如下: (1)载波信号频率范围:1M-10MHz,分辨率0.01MHz; (2)调制信号为单频正弦波信号,频率范围:1kHz-10kHz,分辨率0.01kHz;

只用改一个参数，即可实现任意占空比为50%的奇数分频。很方便的

这个分数有点高了，不过资源绝对让你满意，是我自己买了开发板后送的实验例程，都是verilog，有些是基础实验例程，还有的是电设的一些赛题，很实用。

由最基础的vga控制逐渐深入，分三部分，渐进式扩展适合初学者

基于verilog的交通灯，带有测试激励。

基于Verilog的FPGA步进电机控制，用fpga实现步进电机运转

1，用了3个输入代表抢答按钮，如果想设置更过直接更改；2，初始时倒计时为10s；3，如果倒计时为10s没人抢答，按下复位键，重新开始抢答；4，在倒计时10s内有人抢答，则倒计时停止减一