数字钟 Verilog语言编写

FPGA的一篇论文。。方便大家学习和上交毕业论文，期末论文

多功能数字钟控报告模板，秒信号产生电路，报警电路

eda方面的数字钟制作

8255扩展数字钟,本人亲自检测,编译成功!希望对您有所帮助!

Multisim10数字钟电路,利用子电路设计

这是一个用stc12c5a系列的芯片设计的时钟，他包含着一般的计时功能，还有秒表功能，还有断电后能保护当前的时分数据三种功能。

用vhdl设计数字钟，已经实验通过，纯属于个人爱好而上传

自己做的数字钟设计、有完整的实验报告、代码和仿真截图

VHDL数字钟完整代码实现，可直接用，含FPGA端口设置

数字时钟 用汇编语言编写 protus仿真 绝对能用 希望对大家能有所帮助