Verilog数字系统设计教程

最好的verilog教材。不容错过。

夏宇闻《verilog数字系统设计教程》的eeprom的例子和modelsim仿真

夏宇闻老师著VERILOG数字系统设计教程例题源代码，北京航空航天大学出版社

verilog数字系统设计教程第二版夏宇闻pdf经典教程通俗易懂非常适合初学者

Verilog数字系统设计教程(第二版)夏宇闻.pdf

verilog数字系统设计教程_第二版_夏宇闻 。高清.pdf

verilog数字系统设计教程夏宇闻第二版答案，答案很完整哦

组合逻辑:输出是当前输入的函数，与电路的原始状态无关。（无记忆部件）完成简单的运算(如多路器、逻辑运算、算术运算等)时序逻辑：输出是输入信号和目前状态的函数。（含记忆部件）

vhdl 嵌入式 电子设计 集成电路 很适合搞电子集成设计的学习

verilog数字系统设计-rtl综合、测试平台与验证（第二版）.pdf老外写的，，，我还没看。。。