Verilog的串口转host接口模块,一种节省管脚资源的对寄存器控制串并转换模块。实现本功能一共使用了5个模块,分别是串口数据接收、串口数据发送、串口接收数据转host协议数据、host协议数据转串口发送数据,顶层接口模块。