MIT 的 逻辑设计课件，主要讲几种状态机的设计方法，流程图的画法，看了这个课件，对verilog设计状态机应该有直观和深刻的理解