verilog HDL经典实例135例
《Verilog HDL程序设计教程》程序例子,带说明。 【例 3.1】4 位全加器 【例 3.2】4 位计数器 【例 3.3】4 位全加器的仿真程序 【例 3.4】4 位计数器的仿真程序 【例 3.5】“与-或-非”门电路 【例 5.1】用 case语句描述的 4 选 1 数据选择器 【例 5.2】同步置数、同步清零的计数器 【例 5.4】用 initial过程语句对测试变量 A、B、C 赋值 【例 5.5】用 begin-end 串行块产生信号波形 【例 5.6】用 fork-join 并行块产生信号波形 【例 5.7】持续赋值方式定义的 2 选 1 多路选择器 【例 5.8】阻塞赋值
推荐下载
-
北大verilog HDL课件
很不错的verilog HDL 课件 对初学者很有帮助
9 2021-04-21 -
verilog hdl那些事儿
通过笔者的学习经验得出的学习心得，结合实际的例城，使得初学者能够很快入门，学以致用。
15 2020-07-25 -
Verilog HDL教学讲义
2.1 Verilog HDL设计模块的基本结构 2.2 Verilog HDL词法构成 2.3 Verilog HDL的语句 2.4 Verilog HDL模型 2.5 Verilog HDL设计电
59 2018-12-29 -
Verilog HDL课件ppt
Verilog HDL课件(非常全面啊!) ppt文档
13 2021-04-22 -
Advanced DigitalDesign with verilog HDL
Advanced DigitalDesign with Verilog HDL --Micheal D. Ciletti 英文原版影音版,清晰
9 2021-04-22 -
Verilog HDL综合教程
这个教程详细介绍了Verilog HDL开发过程及常用实例,很实用
23 2021-02-19 -
Verilog HDL数据流建模具体实例
以上面的频率计数器为例,其中的AND2模块我们用数据流来建模。AND2模块对应文件AND2.v 的内容如下:module AND2 (A0, A1, Y); input A0;input A1;out
7 2020-12-12 -
EDA PLD中的Verilog HDL实例数组
当需要重复性的实例时,在实例描述语句中能够有选择地定义范围说明(范围说明也能够在模块实例语句中使用)。这种情况的门描述语句的语法如下:gate_type [delay]instance_name [l
12 2020-12-13 -
Verilog_HDL综合设计实例自动乐曲演奏
用Verilog演奏梁祝，里面有相关代码及原理介绍
27 2019-05-14 -
Verilog HDL程序设计实例详解光盘代码
EDA技术丛书：VerilogHDL程序设计实例详解（附光盘1张）代码有很多参考价值
43 2019-05-28
用户评论