VHDL与Verilog比较之设计实体

一个较为适合初学者（CPLD\FPGA）的VHDL语言程序

由于状态机不仅是一种电路的描述工具,而且也是一种思想方法,因而在电路设计的系统级和RTL 级有着 广泛的应用。如何编写出高质量、易维护和可复用的RTL 级代码,这既对硬件工程师提出了新的挑战,又对硬件

VHDL语言的英文全名为VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage，即超高速集成电路硬件描述语言。

VHDL design and simulation courseware PPT

复杂数字系统是现代电子系统最重要的组成部分,培养学生掌握九十年代后期先进的设计技术关系到我国电子和信息工业的发展。复杂数字系统的硬件描述语言建模、仿真和综合技术是设计高性能数字信号处理电路的关键技术。

就是那本很经典的书了，文件很大，有一百多M

vhdl设计使用教程适合公司人员同样适合大学生研究

扎实的原则和设计模式 推荐人:

比较两个输入数字的大小，用verilog实现

4位比较器，使用verilog语言实现，使用方便。