DDR的原理和时序http://www.hackhome.com/InfoView/Article_92586.htmlDDRSDRAM全称为DoubleDataRateSDRAM,中文名为“双倍数据流SDRAM”。DDRSDRAM在原有的SDRAM的基础上改进而来。也正因为如此,DDR能够凭借着转产成本优势来打败昔日的对手RDRAM,成为当今的主流。由于SDRAM的结构与操作在上文已有详细阐述,所以本文只着重讲讲DDR的原理和DDRSDRAM相对于传统SDRAM(又称SDRSDRAM)的不同。一、DDR的基本原理有很多文章都在探讨DDR的原理,但似乎也不得要领,甚至还带出一些错误的观点。首先我们看看一张DDR正规的时序图。DDRSDRAM读操作时序图从中可以发现它多了两个信号:CLK#与DQS,CLK#与正常CLK时钟相位相反,形成差分时钟信号。而数据的传输在CLK与CLK#的交叉点进行,可见在CLK的上升与下降沿(此时正好是CLK#的上升沿)都有数据被触发,从而实现DDR。在此,我们可以说通过差分信号达到了DDR的目的,甚至讲CLK#帮助了第二个数据的触发,但这只是对表面现象的简单描述,从严格的定义上讲并不能这么说。之所以能实现DDR,还要从其内部的改进说起。DDR内存芯片的内部结构图,注意比较上文中SDRAM的结构图这也是一颗128Mbit的内存芯片,标称规格也与前文的SDRAM一样为32×4bit。从图中可以看出来,白色区域内与SDRAM的结构基本相同,但请注意灰色区域,这是与SDRAM的不同之处。首
推荐下载
-
多电源系统的监控和时序控制
特性• 支持IEC62053-21、IEC62053-22、IEC62053-23、EN50470-1、EN50470-3和ANSI C12.20标准• 支持IEC61000-4-7一级和二级类精度规
18 2020-10-28 -
FPGA中ram的类型和读写时序
本文主要介绍的FPGA中ram的类型及读写时序分析。
15 2020-08-22 -
inter和NV的时序对照表
inter 和NV的时序对照表!本人精心对比的时序对照表!
21 2018-12-26 -
时序控制引擎EEPROM的擦除和编程
时序控制引擎EEPROM的擦除和编程AN-0973One Technology Way t P.O.Box9106t Norwood,MA02062-9106,U.S.A.t Tel:781.329.
8 2022-10-30 -
DDR SDRAM基本原理详细介绍
DDR SDRAM全称为Double Data Rate SDRAM,中文名为“双倍数据流SDRAM”。DDR SDRAM在原有的SDRAM的基础上改进而来。也正因为如此,DDR能够凭借着转产成本优势
13 2020-11-12 -
DDR3学习布线加原理认识
关于DDR3的介绍,很好的学习资料,有利于认识原理,对布线有帮助
20 2019-09-14 -
DDR DDR2接口的FIFO设计
介绍了DDRSDRAM的接口时序,分析了其在系统中的位、功能和作用,在此基础上提出了设计方案规划。之后着重叙述了基于Stratix.IIGX系列FPGA的DDR2接口的FIFO工程设计,对于主控核心单
50 2019-07-27 -
DDR_DDR2接口的FIFO设计
DDR_DDR2接口的FIFO设计
10 2020-07-27 -
针对DDR2800和DDR3的PCB信号完整性设计
本文章主要涉及到对DDR2和DDR3在设计印制线路板(PCB)时,考虑信号完整性和电源完整性的设计事项,这些是具有相当大的挑战性的。文章重点是讨论在尽可能少的PCB层数,特别是4层板的情况下的相关技术
26 2020-02-09 -
DDR2800和DDR3的PCB信号完整性设计方法
本文提供了针对DDR2-800和DDR3的PCB信号完整性设计方法。通过优化布线、选择合适的信号层和地层规划以及加强电源噪声抑制措施,可以有效提高DDR2-800和DDR3的信号完整性。此外,还介绍了
10 2023-08-26
暂无评论