摘要:本设计采用了以FPGA作为主控逻辑模块,从而实现了数据的硬件采集。设计中采用了自顶向下的方法,并将FPGA依据功能划分为几个模块,详细介绍了各个模块的设计方法和功能。FPGA模块设计采用VHDL语言,在QuartusII中实现了软件的设计和仿真。整个系统可以实现6路最大工作频率是40kHz的模拟信号的采集和6路内部通信信号以实现自检的功能。 1.引言 传统的数据采集系统,通常采用MCU或DSP作为控制模块,来控制A/D,存储器和其他一些外围电路。这种方法编程简单,控制灵活,但缺点是控制周期长,速度慢。特别是当A/D本身的采样速度比较快时,MCU的慢速极大地限制了A/D高速性能的