本文主要从视频图像采集系统出发,针对基于FPGA视频采集系统中需要实时显示和高效存储视频数据的问题,设计了视频解码和SDRAM存储模块。在整个系统中使用CCD摄像头将采集到的模拟信号经解码芯片ADV7181B解码后,转换为数字信号,并使用乒乓存储方法存储在SDRAM中,以方便提供给后期其他操作。在分析了视频解码及SDRAM的基本原理和主要参数的基础上,利用Verilog语言实现了将有效视频数据分离出来并串行输出,同时也将图像分辨率调整为符合VGA显示的像素大小。另一方面通过乒乓缓存也保证了实时性、高速度的数据存储。最后,经过Modelsim仿真验证,证明了本设计的有效性。