随着超大规模集成电路(VLSI)、表面安装器件(SMD)、多层印制电路板(MPCB)等技术的发展,使得统一测控系统综合基带印制电路板上电路节点的物理可访问性正逐步恶化,电路和系统的可测试性急剧下降,常规测试面临挑战。通过研究VLSI芯片资料表明,大多数VLSI芯片都带边界扫描结构,如果将边界扫描技术应用到板级测试中,无疑将对电路板的连接故障和器件失效的准确诊断起到非常重要的作用。边界扫描测试主控系统是实现这一技术必不可少的硬件系统。从JTAG(Joint Test Action Group)提出该技术至今的十几年中,边界扫描测试技术已得到了一些应用,并将有广阔的应用前景。本设计在分析边界扫描测