0 引言 集成电路的生产成本以测试开发、测试时间以及测试设备为主。模拟电路一般只占芯片面积的10%左右,测试成本却占总测试成本的主要部分。数字电路有很多成熟的可测性设计技术(design fortest,DFT),模拟电路测试还未发展到如此成熟,缺乏完善的模型进行自动化测试。随着集成电路的发展,混合信号芯片功能越来越复杂,但芯片I/O口数量跟不上芯片发展的规模,导致很多电路节点变得不可控制或(与)不可观察,加大了测试工作的难度。 典型模拟电路有放大器、滤波器等各种线性和非线性电路,通常包含若干串联结构的模块。本文从系统结构出发,针对串联结构电路提出一种可测性设计方案,增加较少的I/O口