一种线性分组码编译码器的设计和实现
在通信系统中,由于信道存在大量的噪声和干扰,使得经信道传输后的接收码与发送码之间存在差异,出现误码。在数字通信系统中常采用差错控制信道编码技术,以此来减少传输过程的误码,提高数字通信系统的传输质量。它的基本原理是:发送端的信道编码器在信息码元序列中按照一定的关系加入一些冗余码元(称为监督码元),使得原来相关性很小的信息码元产生某种相关性,从而在接收端利用这种相关性来检查并纠正信息码元在传输中引起的差错。冗余度的引入提高了传输的可靠性,但降低了传输效率。 VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期
用户评论
推荐下载
-
EDA PLD中的一种基于FPGA的Viterbi译码器优化算法
1 引 言 由于卷积码优良的性能,被广泛应用于深空通信、卫星通信和2G、3G移动通信中。卷积码有三种译码方法:门限译码、概率译码和Viterbi算法,其中Viterbi算法是一种基于网格图的最大似
17 2020-11-10 -
verilog实现38译码器
用verilog实现3——8译码器,经测试可用
42 2019-01-07 -
哈夫曼编译码器设计课程设计
大学生课程设计,计算机,任务书,说明书,源程序。
20 2019-05-07 -
一种改进的Turbo乘积码译码算法
针对Turbo乘积码(TPC)译码复杂度高、运算量大的缺点,分析了一种改进的TPC译码算法。该算法以Chase迭代算法为基础,通过对错误图样重新排序产生新的测试序列,其伴随式可从前次伴随式的基础上修正
9 2021-02-01 -
一种改进的ART码译码性能分析
纠错码是现代通信系统中抵抗无线衰落信道噪声和干扰不可或缺的标准技术,对纠错编码性能的研究一直是通信技术的热门问题。为了提高纠错码的编译码性能,提出了一种结合重复累积(RA)码和级联树(CT)码的累积重
13 2020-10-28 -
5G LDPC码编译码器设计与FPGA实现技术研究.pdf
5G-LDPC码编译码器设计与FPGA实现技术研究,根据5G LDPC 码校验矩阵的结构特性,结合常用编码算法中的单对角校验矩阵编码方法和双对角校验矩阵编码方法,设计了一种针对5G LDPC 码的双对
8 2020-07-16 -
基于FPGA的RS255239编译码器设计及实现方法
RS编译码器广泛应用于通信和存储系统,为解决高速存储器中数据可靠性的问题,文中提出了RS编码的实现方法,并对编码进行了时序仿真。仿真结果表明,该译码器可实现良好的纠错功能。
9 2020-08-30 -
一种基于改进线性规划的LDPC码混合译码算法
与基于消息迭代的置信传播译码相比,线性规划(linear programming,LP)译码分析有限长LDPC码性能更为有效。然而,传统LP译码算法运算量非常大,不利于系统实现。本文结合LDPC码校验
5 2021-02-27 -
差分空时分组码
差分空时分组码多输入多输出把差分方案应用到空时分组码上,形成一种崭新的编码技术,差分空时分组码。
18 2019-09-14 -
汉明分组码及其解码的仿真实现
软件编程实现(7,4)汉明码及其解码的功能。要求与没有编码的情况进行比较,并以图形的方式显示其误码率。
11 2020-12-22
暂无评论