对数字信号进行有限点数的截短采样时,通常会发生频谱泄露。提出一种基于FPGA的矩形窗、海明窗、汉宁窗和布莱克曼窗四个窗函数的改进型信号截短算法方案,并对其资源消耗和运行速度进行优化,从而提高频谱泄露的性能。为了减少系统资源消耗和提高精度,采用了资源共享技术、选择合理的数据位宽以及为CORDIC模块选择合适的迭代次数;为了优化速度,采用了恰当的流水线技术,从而较大提高了处理速度。仿真表明,优化后的系统逻辑资源减少20%~51%,时序约束达到360 MHz,其中的布莱克曼窗对第一级旁瓣衰减达到59.3 dB。