Altera公司发布具有第二代模型综合技术的DSP Builder工具8.0。该技术使DSP设计人员第一次能够自动生成基于高级Simulink设计描述的时序优化RTL代码。借助这一新的DSP Builder,设计人员在几分钟内就可以实现接近峰值FPGA性能的高性能设计。和手动优化HDL代码需要数小时甚至数天时间相比,这大大提高了效能。 Altera软件、嵌入式和DSP市场总监Chris Balough表示,“Altera一直在为FPGA设计效能设置标准,包括高性能DSP设计。DSP Builder 8.0中包含的创新综合技术实现了时序推动的FPGA实施环境,帮助设计人员通过简单的点击