如果您有接触使用 FPGA 的高速数据采集设计,没准听说过新术语“JESD204B”。 我在工作中看到过很多工程师询问有关 JESD204B 接口的信息以及它如何同 FPGA 协作。他们特别感兴趣的是 JESD204B 接口将如何简化设计流程。 与LVDS 及CMOS 接口相比,JESD204B 数据转换器串行接口标准可提供一些显着的优势,包括更简单的布局以及更少的引脚数。因此它能获得工程师的青睐和关注也就不足为奇了,它具备如下系统级优势: ● 更小的封装尺寸与更低的封装成本:JESD204B 不仅采用 8b10b 编码技术串行打包数据,而且还有助于支持高达 12.5Gbps