基于一款国产FPGA芯片的研发,提出了一种具有高可靠性、高速及可编程性的异步FIFO电路结构。通过增加近空满示警阈值和近空满状态位的方式用以提高异步FIFO的可编程性,同时内部通过使用格雷码指针进行比较的结构用以提高电路的可靠性。并在此基础上,提出了一种新的空满判断标准,使系统速度和逻辑利用率得到了进一步的提升。基于UMC 28 nm标准CMOS工艺,采用全定制方法进行电路设计。仿真结果表明,提出的异步FIFO在1 V的标准电压下,最高工作频率为666.6 MHz,平均功耗为7.1 mW。