基于Spartan 6的16路高速串行传输的设计与实现
用户评论
推荐下载
-
基于FPGA控制的高速数据采集系统设计与实现
基于FPGA控制的高速数据采集系统设计与实现高速高精度A/D转换芯片、高性能FPGA、PC/总线接口、DB25并行接口组成的高速数据采集系统设计方案及实现方法。其中FPGA作为本系统的控制核心和传输桥
31 2019-06-04 -
基于高速DSP的JPEG2000硬件设计与实现
基于高速DSP的JPEG2000硬件设计与实现收集的一篇关于dsp做图像压缩的论文
25 2019-07-23 -
基于CPLD响高速数据采集系统的设计与实现
本文提出的液压系统数据采集方案,利用廉价的单片机FX2+CPLD,采用数据流驱动多模块并行体系结构和USB接口,以取代DSP为主控芯片进行高速、实时同步液压数据采集,可以方便地移植于其他高速数据采集系
20 2020-08-05 -
FastMultiplier 基于Verilog的高速乘法器设计与实现
本项目是一个基于Verilog的快速乘法器电路实现,并在Modelsim 10.2c环境下运行。该实现通过booth-radix 4算法生成部分乘积,并采用基于CSA的Wallace-tree-lik
0 2024-10-27 -
基于LVDS的高速数据传输系统的设计.pdf
该文档是基于LVDS的高速数据传输系统的设计方案,对于学习LVDS原理以及用FPGA实现LVDS的方案都写的很清楚,希望能帮到有需要的人。
9 2021-04-21 -
单片机与DSP中的用ST16C2552实现DSP高速串行通讯扩展
1 引言 随着大规模集成电路工艺技术的迅速发展,DSP已经越来越广泛地应用于工业场合。工业现场由于许多场合通讯双方相距较远,为了保证通讯成本和可靠性,必须采用串行方式进行通讯。目前TI公司DSP都只
11 2020-12-06 -
基于python实现高速视频传输程序
主要介绍了基于python实现高速视频传输程序的实例代码,本文通过实例代码给大家介绍的非常详细,具有一定的参考借鉴价值,需要的朋友可以参考下
7 2020-11-29 -
spartan6的ddr2参考设计
spartan6的ddr2参考设计,allegro格式,有布线约束做硬件的可以参考
30 2020-05-14 -
基于FPGA的高速卷积的硬件设计实现
在数字信号处理领域,离散时间系统的输出响应,可以直接由输入信号与系统单位冲激响应的离散卷积得到。离散卷积在电子通信领域应用广泛,是工程应用的基础。如果直接在时域进行卷积,卷积过程中所必须的大量乘法和加
16 2020-10-28 -
轻松实现高速串行I O
Easily implement high-speed serial I/O
26 2019-06-23
暂无评论