消除模数转换链路中的数字反馈可能是一个挑战。在把数字输出与模拟信号链路及编码时钟隔离开来的板级设计过程中,即使在极为谨慎的情况下,模数转换器(ADC)输出频谱中也有可能观察到某些数字反馈的现象,从而导致转换器动态范围性能的下降。