创新逻辑技术助力降低移动设计功耗
用户评论
推荐下载
-
论文研究降低Zigbee设备功耗的探究.pdf
降低Zigbee设备功耗的探究,陈燕燕,方勇,本文通过实例提出了降低Zigbee设备功耗的方法,并通过详细计算说明Zigbee设备使用电池的效率,并针对Zigbee设备使用过程中所遇到的问题
58 2019-12-30 -
降低LED照明开关电源待机功耗方法
本文探讨如何引入简单的辅助电路来降低待机功耗。所提议的电路能够实现功率因数校正 (PFC)级的间歇工作,该PFC级是降低照明开关电源的待机功耗所必需的。为了评估所提议的电路,我们设计了一个额定功率为1
12 2020-07-22 -
利用可编程逻辑降低系统成本
利用可编程逻辑降低系统成本 Altera公司亚太区高级产品营销工程师 张洵瑜 可编程逻辑器件(PLD)在性能、密度和功能方面获得巨大进步的同时,成本却显著下降。这一发展意味着当成本和性能都是关键的设计
14 2020-12-13 -
SoC设计中的低功耗技术
SoC设计中的低功耗技术,对芯片设计者来说很有用,希望能够帮到您
28 2019-05-16 -
CPU芯片逻辑设计技术
CPU芯片逻辑设计技术,本书详细介绍CPU的逻辑电路设计方法并给出实际的逻辑电路以及模拟结果
10 2020-12-20 -
嵌入式系统ARM技术中的FPGA的静态功耗分析与降低技术二
3 FPGA结构中基本单元漏电流分析 3.1 晶体管的漏电流原理 晶体管的漏电流主要包括源漏之间的亚阈值漏电流(Isub)和栅漏电流(Igate),但随着导电沟道的缩短,也带来了其他的漏电流。
7 2020-10-27 -
嵌入式系统ARM技术中的FPGA的静态功耗分析与降低技术一
摘 要:FPGA已经被广泛用于实现大规模的数字电路和系统,随着CMOS工艺发展到深亚微米,芯片的静态功耗已成为关键挑战之一。文章首先对FPGA的结构和静态功耗在FPGA中的分布进行了介绍。接下来提出了
13 2020-10-28 -
移动设备PDF阅读器创新性设计
本文聚焦于移动设备上PDF阅读器的创新性设计,以满足用户在阅读PDF文档时的多样化需求。通过深入研究PDF文档的结构和阅读器功能,本文提出了一种创新性的设计方案,力求在保持简易性的同时提升用户体验。阐
57 2023-12-07 -
降低FPGA设计的功耗是一种协调和平衡艺术
采用FPGA进行低功耗设计并不是一件容易的事,尽管有许多方法可以降低功耗。FPGA的类型、IP核、系统设计、软件算法、功耗分析工具及个人设计方法都会对产品功耗产生影响。值得注意的是,如果使用不当,有些
6 2020-10-28 -
EDA PLD中的在选用FPGA进行设计时如何降低功耗
如今,各种规范和标准都对系统的整体功耗提出了越来越严格的要求,以至于系统设计师面临越来越艰巨的挑战。 传统意义上,ASIC和CPLD是低功耗竞争中当仁不让的赢家。但是由于相对成本较高,且用户对高端
16 2020-11-22
暂无评论