数字电路中显示译码器设计的分析与研究[图]

图解实用电子技术丛书之一，数字电路设计

学历FPGA要懂得时序分析的

杂数字电路与系统的VerilogHDL设计技术

很好的 数字电路 常用芯片的 应用与设计实例

卷积编码作为一种优秀的信道编码方式,已被广泛应用在卫星通信和无线通信系统中。在它所对应的译码方式中,Viterbi译码性能较优。Viterbi译码是一种最大似然译码算法,不仅译码速度快,而且其硬件实现

低密度奇偶校验码(LDPC)是目前最有效的差错控制手段之一,而其中准循环LDPC 码(QC-LDPC)应用最为广泛。提出了一种通用的多码率QC-LDPC 译码器设计方法,并在FPGA 上完成了实现和测

本报告主要介绍了使用555定时器进行电路设计与分析的实验过程与结果。通过分析实验数据，我们得出了555定时器的工作原理，并结合具体电路实现了稳定的时序信号输出。该实验对于数字电路的学习和理解有着重要的

摘要:卷积码及其Viterbi译码是现代通信系统中常用的一种信道编码方法。文中介绍了Viterbi译码算法的原理,分析了Viterbi译码器的结构,然后用Verilog语言设计了一种基于Altera公

文章简单介绍了数字电路的故障分析方法

38译码器的代码，51单片机类