verilog语言语法总结.docx

复杂数字逻辑系统设计与系统验证，本书有大量实例与基础语法等知识较全面

一本Verilog入门不错的资料，深入浅出的讲解了Verilog的语法，例子均为调试通过的实例。实践性很强。

用于ultraedit的verilog语法高亮

verilog语法入门

verilog教程

Verilog官方语法

Verilog HDL基本语法。快速入门必备！！！！！！！！！！

清晰明了，简单易懂，刚学习Verilog的人的必备良书，不看不要后悔！

verilog编写规范大全，很全的语法介绍，很有用哦。

Synthesizable Verilog is a subset of the full Verilog HDL [9] that lies withinthe domain of current