暂无评论
verilog语言编写的单周期CPU，QuartusII平台运行。
不仅有中文，还有韩文，还有英文在内的，Multi-cycleCPUproject
多周期cpu,multi_cycle_cpu，南京大学计算机系计算机组成原理实验-Ofmulti-cyclecpu,multi_cycle_cpu,NanjingUniversityDepartmen
单周期MIPS CPU设计,利用运算器实验,存储系统实验中构建的运算器、寄存器文件、存储系统等部件以及Logisim中其它功能部件构建一个32位MIPS CPU单周期处理器。
单周期cpu编码实现，包括完整的编码及波形仿真和实验报告
北航计算机组成课程设计单周期CPU的Verilog代码实现，内包含源代码和相应的测试文件
文件为本人原创设计，欢迎共同学习分享。logisim平台下实现的单周期处理器，能够完美实现基本指令操作，内含7段数码管设计，操作方便直观。
基于单周期CPU基础上的改进，相比单周期CPU的设计最大的不同就是多周期是每个时钟周期内只执行一个阶段。最终测试程序DEMO功能可完成文本图形选择、高低16位选择、CPU单步时钟选择（跑马灯、矩形变幻
单周期cpu代码.zip
单周期CPU.zip
暂无评论