类似于System Verilog ,多用于系统建模,为软件人员接入底层硬件设计提供窗口