PLL(锁相环)是SoC(系统单芯片)中常见的模拟电路。几乎所有时钟速率高于30 MHz的SoC都会用一只PLL作频率合成。不过,世上并不存在一种“万能”的PLL。各种器件都有其频率、功率、面积、性能和功能范围。采用100nm或更小工艺实现的PLL典型频率范围从10MHz到10GHz。它们的功率范围从不到1mW,直到100mW以上。它们的面积可以从0.04mm2到2mm2,而它们的性能(一般用输出抖动来度量)从超过100fs到大于10ps。 宽的规格范围是因为有众多的最终用途。这些用途包括:数字逻辑或处理器的时钟、模拟前端ADC/DAC的时钟、串行链路通信,以及RF综合等。本文的重点是倍