EDA/PLD中的基于FPGA的电子稳像系统的设计
用户评论
推荐下载
-
EDA PLD中的主流FPGA简介
多个平台中的每一个都针对特定的应用领域进行了优化,将系统成本降到了最低。 (1) Spartan-3A平台:针对I/O进行了优化。 针对那些I/O数和性能比逻辑密度更重要的应用,特别适用于桥接
24 2020-11-18 -
EDA PLD中的在FPGA中基于信元的FIFO设计方法
设计工程师通常在FPGA上实现FIFO(先进先出寄存器)的时候,都会使用由芯片提供商所提供的FIFO。但是,由于其通用性使得其针对性变差,某些情况下会变得不方便或者将增加硬件成本。此时,需要进行自行F
22 2020-12-07 -
EDA PLD中的FPGA远程更新重启系统
正文 1) 因为FPGA具有开发周期短,可更新等优点,现在有越来越多的通讯系统采用FPGA作为实际产品方案。已经有大量的FPGA应用到通讯系统中,为了降低系统维护的人力成本,需要能够实现FPGA远
11 2020-10-28 -
EDA PLD中的通过EDA设计工具了解FPGA的设计流程
对于初学者而言,FPGA的设计流程是否显的"又臭又长"呢?呵呵,如果真的有这样的感觉,没有关系,下面我就通过对软件的使用来了解FPGA的设计流程。 1)使用synplify
10 2020-10-27 -
EDA PLD中的基于CPLD FPGA的VHDL语言电路优化设计
0 引 言 VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工业标准硬件描述语言,是随着可编
22 2020-11-08 -
EDA PLD中的基于FPGA的自适应锁相环设计
摘要:利用锁相环进行载波跟踪是获取本地载波的一种重要方法,针对锁相环的噪声性能和跟踪速度不能同时达到最优的限制,在锁相环PLL中引入自适应模块,根据环路所处的环境自适应对PLL环路参数做出调整。设计中
11 2020-11-06 -
EDA PLD中的基于FPGA的AGWN信号生成器设计
在通信系统中分析计算系统抗噪声性能时,经常假定信道噪声为加性高斯型白噪声(AGWN)。本文就是通过分析AGWN的性质,采用自顶向下的设计思路,将AGWN信号分成若干模块,最终使用Verilog硬件描述
14 2020-11-10 -
EDA PLD中的基于FPGA的提取位同步时钟DPLL设计
在数字通信系统中,同步技术是非常重要的,而位同步是最基本的同步。位同步时钟信号不仅用于监测输入码元信号,确保收发同步,而且在获取帧同步及对接收的数字码元进行各种处理的过程中也为系统提供了一个基准的同步
13 2020-11-10 -
EDA PLD中的基于FPGA的VGA时序彩条信号设计实现
0 引 言 利用现场可编程逻辑器件产生VGA时序信号和彩条图像信号,并将其作为信号源,应用于电视机或计算机等彩色显示器的电路开发,方便彩色显示器驱动控制电路的调试。计算机显示器的显示有许多标准,常
20 2020-11-11 -
EDA PLD中的基于FPGA的PCI总线串口卡设计
随着计算机测试技术的飞速发展,越来越多的外部设备通过串口与计算机进行通信,实现信息共享以及设备的集中控制和管理。利用串口进行通信具有结构简单、传输距离远、成本低廉等优点,被广泛应用于各个领域。同时,P
7 2020-11-06
暂无评论