EDA/PLD中的FPGA DCM时钟管理单元简介及原理

传统上由高密度FPGA及CPLD电源管理设计">CPLD器件和低容量FPGA支持的应用现在有了一个新的选择,即Lattice半导体公司开发的MachXO系列逻辑器件,它具有更低成本和更

摘 要:现场可编程门阵列(FPGA)由于其内部构成,容易引起竞争冒险现象,从而使电路工作的稳定性大受影响,电路也容易产生误动作,以致产生意想不到的后果。本文详细介绍了冒险现象的产生,并结合实例介绍了消

卷积码是广泛应用于卫星通信、无线通信等各种通信系统的信道编码方式。Viterbi算法是一种最大似然译码算法。在码的约束度较小时,它比其它概率译码算法效率更高、速度更快,译码器的硬件结构比较简单。随着可

PCI局部总线不仅是目前最新的计算机总线,而且是一种兼容性最强、功能最全的计算机总线。它可同时支持多组外围设备,而且不受制于处理器,为CPU及高速外围设备提供高性能、高吞吐量、低延迟的数据通路。图形用

应用VHDL语言设计数字系统,很多设计工作可以在计算机上完成,从而缩短了系统的开发时间,提高了工作效率。本文介绍一种以FPGA为核心,以VHDL为开发工具的数字秒表,并给出源程序和仿真结果。 1

作者:李秋凤,华清远见嵌入式学院讲师。 1、SOC(System On Chip) a):片上系统,单片上集成系统级、多元化的大功能模块,构成一个能够处理各种信息的集成系统 b):集成了许多功

可编程逻辑业对微处理器核的报道层出不穷,包括与ARM和MIPS的协议,这些讨论已经持续了数年。然而,讨论的主题大体上没什么改变,诸如采用硬核还是软核?采用供应商的特定标准还是行业标准?这些核如何用来全

SPI(Serial Peripheral Interface,串行外围设备接口)是一种高速、全双工、同步的通信总线,在芯片的引脚上只占用4根线,不仅节约了芯片的引脚,同时在PCB的布局上还节省空间。

陕西省西安电子科技大学综合业务网国家重点实验室(710071)李刚强 田斌 易克初 随着FPGA(Field Programmable Gate Array)容量、功能以及可靠性的提高,其在现代数字通

Altera公司日前宣布推出其面向 Stratix IV FPGA 的最新开发套件。Stratix IV E FPGA 开发套件具有业界最高密度、最高性能的 FPGA。该套件为用户提供了全面的设计环境