摘要:提出一种基于CPLD的多次重触发存储测试系统设计方案,详细介绍系统硬件设计以及CPLD内部控制原理,并对CPLD控制电路仿真。该系统体积小、功耗低,能够实时记录多次重触发信号,每次信号记录均有负延迟,读取出数据时,无需程序调整,即可准确复现记录波形,因此重触发技术在存储测试系统中的应用具有重要意义。 1 引言 多次重触发技术应用于多种场合,如一个30齿的齿轮,设齿轮啮台系数为1.2,若测量其中1齿多次啮合时的应力,则1齿的啮合时间只占齿轮转l圈时间的1.2/30,其余28.8/30的时间为空闲态,而空闲态记录无意义。为此开发多次重触发技术,以齿应力作为内触发信号,只记录每次触