EDA/PLD中的基于FPGA实现的FFT插值正弦波频率估计
用户评论
推荐下载
-
EDA PLD中的一种基于插值算法符号同步的硬件设计
摘要:提出了一种数字接收机中符号同步的硬件设计方案。该方案属于异步采样恢复法,其插值滤波器的设计采用了理想插值算法加窗处理,较传统的拉格朗日插值有更好的频域特性。该设计方案已用VerilogHDL实现
4 2020-12-12 -
EDA PLD中的基于FPGA的级联结构FFT处理器的优化设计
0 引 言 数字信号处理主要研究采用数字序列或符号序列表示信号,并用数字计算方法对这些序列进行处理,以便把信号变换成符合某种需要的形式。在现代数字信号处理中,最常用的变换方法就是离散傅里叶变换(D
10 2020-11-10 -
9850生成频率可控正弦波
主要是用9850生成正弦波,频率可调,里面有源代码,9850资料
29 2019-01-17 -
声卡测试音频_正弦波_各种频率
正弦波-各种频率1KHz10Khz17Hz127Hz
38 2019-05-19 -
EDA PLD中的基于FPGA的多用途提升小波变换核
摘 要:根据小波变换的框架式结构,提出了一种在FPGA 上完全依靠重构来实现不同提升小波变换核的方法。根据变换特性和重构要求,采用了由下至上的结构体设计方法,将每个提升步骤用可编程的参数来表示,以保证
4 2020-12-13 -
EDA PLD中的FPGA时序收敛
您编写的代码是不是虽然在仿真器中表现正常,但是在现场却断断续续出错?要不然就是有可能在您使用更高版本的工具链进行编译时,它开始出错。您检查自己的测试平台,并确认测试已经做到 100% 的完全覆盖,而且
17 2020-11-06 -
EDA PLD中的FPGA时钟设计
摘要: 在FPGA 设计中, 为了成功地操作, 可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压下将导致错误的行为。在设计PLD/ FPGA 时通常采用如下四种类型时钟: 全局时钟、门控时钟、
27 2020-10-28 -
EDA PLD中的主流FPGA简介
多个平台中的每一个都针对特定的应用领域进行了优化,将系统成本降到了最低。 (1) Spartan-3A平台:针对I/O进行了优化。 针对那些I/O数和性能比逻辑密度更重要的应用,特别适用于桥接
24 2020-11-18 -
EDA PLD中的FPGA设计流程
Altera的Quartus:registered: II 是业内领先的FPGA设计软件,具有最全面的开发环境,实现无与伦比的性能表现,而且效率高,易于使用。详细的FPGA设计流程信息可以参考以下的网
21 2020-12-12 -
电子基于SPWM的正弦波设计与实现.pdf
电子-基于SPWM的正弦波设计与实现.pdf,综合电子技术数字,模拟,高频电路
21 2020-05-22
暂无评论