基于传统六晶体管(6T)存储单元的静态RAM存储器块一直是许多嵌入式设计中使用ASIC/SoC实现的开发人员所采用的利器,因为这种存储器结构非常适合主流的CMOS工艺流程,不需要增添任何额外的工艺步骤。 如图1a中所示的那样,基本交织耦合锁存器和有源负载单元组成了6T存储单元,这种单元可以用于容量从数位到几兆位的存储器阵列。 经过精心设计的这种存储器阵列可以满足许多不同的性能要求,具体要求取决于设计师是否选用针对高性能或低功率优化过的CMOS工艺。高性能工艺生产的SRAM块的存取时间在130nm工艺时可以轻松低于5ns,而低功率工艺生产的存储器块的存取时间一般要大于10ns。