低电压差分信号(LVDS)非常适合时钟分配、一点到多点之间的信号传输。本文描述了使用LVDS将高速信号分配到多个目的端的方法。 在一个数字系统中,当各个子系统需要相同的参考时钟源协同工作时,时钟分配非常重要。例如,一个基站的数字信号处理单元(DSP),在大部分应用中,必须由射频处理单元同步。由锁相环(PLL)产生所需的本振频率,通过模/数转换器锁定到时钟中心频率上。同时,当应用系统中包含射频接收回路时,时钟(包括信号部分)必须尽可能降低传输过程中的电平辐射,使用较低的电平以避免干扰。 将高速信号传输到不同目的端时,可以采用多种策略;在这些方案中有两种极端形式:一、用1个源/驱动器驱