通信与网络中的基于BIST的编译码器IP核测试设计
1 引言 随着半导体工艺的发展,片上系统SOC已成为当今一种主流技术。基于IP复用的SOC设计是通过用户自定义逻辑(UDL)和连线将IP核整合为一个系统,提高了设计效率,加快了设计过程,缩短了产品上市时间。但是随着设计规模的增大,集成密度的提高,IP引脚的增多,IP的植入深度加大必然使得测试验证工作繁重。据统计,在SOC设计中,各种内核的测试验证工作所用的时间占整个设计过程的60%~80%,SOC及IP核的测试验证已成为SOC技术发展的瓶颈。如何在最短的时间内高效迅速地通过IP核验证与测试.并把其集成在SOC中成为业界关注的焦点和研究领域急待突破与实现的方向。 基于IP核复用的SO
用户评论
推荐下载
-
片上网络通信架构的BIST测试方法
为了保证NoC(network on chip,片上网络)中IP核之间的正确通信,需要对片上网络通信架构进行测试。本文针对Mesh NoC的功能测试,提出了一种测试通信架构的BIST(built-in
11 2021-03-12 -
38译码器设计VHDL
3-8译码器设计全VHDL代码,仿真图形,硬件验证结果等等!!!
30 2019-08-02 -
74139译码器vhdl设计
本设计实现了74139译码器的vhdl语言实现,实现形式为行为描述方式。
27 2019-01-09 -
DPCM译码器的设计与仿真使用MATLAB设计
Design and Simulation of DPCM Decoder - Designed with MATLAB
21 2019-06-23 -
Matlab的卷积码译码器的设计与仿真
卷积码译码器的论文,对毕业设计很有用,可以仿真的。
29 2019-07-26 -
给予CPLD曼彻斯特编码器与译码器的设计
基于此评论的曼彻斯特编码器与译码器的设计,给用的上的朋友
27 2019-09-03 -
38译码器的代码
38译码器的代码,51单片机类
39 2019-05-31 -
论文研究Viterbi译码器的研究与设计.pdf
Viterbi译码器的研究与设计,董明,,在当代无线通信系统中,卷积码是一种广泛使用的信道编码方式。而Viterbi译码算法作为卷积码的最大似然译码算法,具有速度快、译码��
24 2019-09-06 -
通信与网络中的SoC及其IP核的设计与其在通信中的应用研究
摘 要:提出现代集成电路技术中的SoC及其IP核的设计方法,在分析SoC的特点及其IP核的基本特征的基础上,给出了系统级设计软件、IP核开发流程和关键技术,并将其应用于NGN中综合业务接入系统的具有自
13 2020-12-30 -
电力线通信中LDPC译码器的优化设计与实现.pdf
电力线信道的噪声干扰很强,严重影响通信系统性能。文章提出了一种适于电力线通信中LDPC码的译 码器硬件结构优化方法,并通过FPGA设计实现。算法的修正过程只包含简单的算术和逻辑运算,便于FPGA
19 2020-05-26
暂无评论