EDA/PLD中的基于高速帧同步和相位模糊估计的方法及其FPGA实现
用户评论
推荐下载
-
EDA PLD中的基于FPGA内部的FIFO设计
在FPGA设计中,内部的FIFO设计是 个不可或缺的内容,其设计的质师会直接影响FPGA的逻辑容量和时序。在Xilinx中的某些高端器件是内置的FIFO控制器,在coregen中可以直接产生这的硬FI
18 2020-11-18 -
EDA PLD中的基于FPGA的图像边缘检测
0 引言 图像边缘检测是图像处理的一项基本技术,在工业、医学、航天和军事等领域有着广泛的应用。图像处理的速度一直是一个难题。虽然DSP具备指令流水线特性和很高的处理速度,但其速度仍然很受限制,而利
19 2020-12-03 -
EDA PLD中的在FPGA中基于信元的FIFO设计方法
设计工程师通常在FPGA上实现FIFO(先进先出寄存器)的时候,都会使用由芯片提供商所提供的FIFO。但是,由于其通用性使得其针对性变差,某些情况下会变得不方便或者将增加硬件成本。此时,需要进行自行F
22 2020-12-07 -
EDA PLD中的拉普拉斯算子的FPGA实现方法
引 言 在图像处理系统中常需要对图像进行预处理。由于图像处理的数据量大,对于实时性要求高的系统,采用软件实现通常难以满足实时性的要求。Altera的QuartusII作为一种可编程逻辑的设计环境,
11 2020-11-10 -
EDA PLD中的基于AVR和CPLD的高速数据采集系统
输入系统的信息大多数是模拟量,为使计算机能够处理这些模拟量,必须经由数据采集系统将模拟量转化为数字量。CPLD是在PAL、GAL等逻辑器件的基础上发展起来的,CPLD的规模比较大,适合于时序、组合等逻
23 2020-11-06 -
EDA PLD中的高速FPGA系统的信号完整性测试和分析
随着FPGA的设计速度和容量的明显增长,当前流行的FPGA芯片都提供高速总线,例如DDR内存总线,PCI-X总线、SPI总线;针对超高速的数据传输,FPGA通过集成SerDes提供高速串行IO,支持各
13 2020-11-08 -
EDA PLD中的在FPGA中实现源同步LVDS接收正确字对齐
在串行数据传输中,数据接收端需要一些特定的信息来恢复出正确的字边界,以确定串行码流中哪些比特属于原始并行数据里的同一时钟节拍里的数据,这一处理过程称为字对齐(Word Aligner)。一些标准的协议
6 2020-11-08 -
EDA PLD中的基于BIST的FPGA逻辑单元测试方法
摘 要:给出了一种基于内建自测(BIST)的测试现场可编程门阵列(FPGA)逻辑单元的方法,讨论了测试的配置结构、故障覆盖率和测试中出现的问题及解决办法。实验表明,该测试方法具有所需测试向量少、故障覆
9 2020-12-31 -
EDA PLD中的地面数字电视符号与载波同步的FPGA实现
1 引言 中国于2006年8月颁布了数字电视的地面广播标准GB20600-2006,成为继美国ATSC、欧洲DVB-T、日本ISDB-T之后又一重要的地面数字电视广播的国家标准。GB20600-2
9 2020-12-13 -
EDA PLD中的基于FPGA平均值原理相位差计的设计
相位差的测量在研究网络特性中具有重要作用,如何快速、精确地测量相位差已成为生产科研中的重要课题。测量相位差的方法很多,有集成电路设计的,也有采用数字信号处理(DSP)实现的,现在普遍采用电子计数式的方
4 2020-11-13
暂无评论