低成本、高性能和小尺寸是许多采用SER/DES芯片(并 串/串并转换器)的系统属性。采用国家半导体嵌入式时钟 LVDS SER/DES (FPD-Link II)器件的系统也同样具有这些属 性。这些SER/DES芯片给显示应用提供一个两线串行接口。 这些SER/DES芯片和其它SER/DES芯片所共有的限制之一 是并串转换器和串并转换器之间的传输距离。延长传输距离 的一个方法是使用分立的带集成预加重和均衡器的信号缓冲 器。这个应用笔记介绍了带内置预加重和均衡器电路的LVDS 芯片,推荐这个芯片在PFD-Link II SER/DES中使用的意义,说明了如何优化其与SER/DES之间的接口,并讨