EDA/PLD中的基于CPLD/FPGA高速数据采集系统的设计
用户评论
推荐下载
-
基于FPGA的DMA方式高速数据采集系统设计
提出了一种基于FPGA的DMA方式高速数据采集系统设计方案。该方案由底层控制器提供精确采样时序,保证ADC器件的采样吞吐;采用支持PCI协议的DMA方式的数据采集机制,优化数据采集存储及向上位机交互方
9 2020-10-28 -
基于FPGA的高速多通道数据采集系统设计
介绍一种基于FPGA的数据采集系统的设计,以Cyclone II系列的EP2C35F484芯片为主控单元,配合模数转换芯片ADS7825和USB传输控制芯片CY7C68013,并结合外围电路实现了采集
10 2020-10-27 -
基于FPGA软核的高速数据采集系统设计
为解决不同性能指标数据采集系统开发时间较长的问题,提出了一种将FPGA软核技术应用于高速数据采集系统设计的方法。系统以Xilinx公司的FPGA为例设计软核,使用VHDL语言对软核进行模块化设计。介绍
15 2020-10-28 -
基于FPGA的高速实时数据采集系统设计
这里给出一种基于FPGA的同步采集、实时读取采集数据的数据采集方案,提高了系统采集和传输速度。FPGA作为数据采集系统的控制器,其主要完成通道选择控制、增益设置、A/D转换控制、数据缓冲异步FIFO四
25 2020-08-06 -
EDA PLD中的用CPLD和Flash实现FPGA配置
电子设计自动化EDA(Electronic Design Automation)是指以计算机为工作平台,以EDA软件为开发环境,以硬件描述语言为设计语言,以可编程逻辑器件PLD为实验载体(包括CPLD
19 2020-12-17 -
EDA PLD中的基于FPGA的高速数字锁相环的设计与实现
摘 要:本文提出了一种利用边沿触发鉴相缩短锁相环捕获时间的方案,并详细介绍了该方案基于FPGA的实现方法。通过对所设计的锁相环进行计算机仿真和硬件测试,表明该方案确实可以提高锁相环的捕获性能。关键词:
13 2020-12-12 -
EDA PLD中的基于CPLD FPGA的多功能分频器的设计与实现
引言 分频器在CPLD/FPGA设计中使用频率比较高,尽管目前大部分设计中采用芯片厂家集成的锁相环资源 ,但是对于要求奇数倍分频(如3、5等)、小数倍(如2.5、3.5等)分频、占空比50%的应用
3 2020-12-06 -
EDA PLD中的基于FPGA的低成本长距离高速传输系统的设计与实现
摘要:为解决目前高速信号处理中的数据传输速度瓶颈以及传输距离的问题,设计并实现了一种基于FPGA 的高速数据传输系统,本系统借助Altera Cyclone III FPGA 的LVDS I/O 通道
16 2020-11-06 -
EDA PLD中的EDA的CPLD FPGA加MCU系统联合调试设备的联接
CPLD/FPGA+MCU综合应用系统联合调试设备的联接示意图如图所示。 如图 联接示意图 来源:ks99
10 2020-11-17 -
EDA PLD中的关于Verilog简易UART的FPGA CPLD实现
测试平台:MACHXO640 可编程语言:Verilog 随机测试:是 波特率:9600 误码率:<1%oooooo 目标:在xo640上实现一个简单的Uart,能够
17 2020-10-27
暂无评论